PCB một mặt là lựa chọn phù hợp cho các ứng dụng đơn giản, chi phí thấp; PCB hai mặt phù hợp với độ phức tạp vừa phải với hạn chế về ngân sách; và PCB đa lớp rất cần thiết cho các thiết kế mật độ cao, tốc độ cao hoặc nhạy cảm với tiếng ồn. Ba loại PCB này thể hiện sự tiến bộ về độ phức tạp, khả năng và chi phí trong sản xuất—mỗi loại có một bộ ứng dụng được xác định rõ ràng để mang lại kết quả tốt nhất. Một bảng một mặt có giá 0,5 USD để sản xuất là quyết định đúng đắn về kỹ thuật và thương mại cho bộ điều khiển LED cơ bản; chính bo mạch đó sẽ là điểm khởi đầu không thực tế cho modem 5G. Hiểu được sự khác biệt về cấu trúc, điện và sản xuất giữa ba loại này là nền tảng để đưa ra quyết định đúng đắn về PCB ngay từ giai đoạn thiết kế sớm nhất.
Bảng mạch in là một cấu trúc nhiều lớp gồm các lớp đồng dẫn điện được ngăn cách bằng vật liệu nền cách điện - phổ biến nhất là tấm laminate thủy tinh-epoxy FR4. Số lượng lớp đồng xác định có bao nhiêu kênh định tuyến độc lập tồn tại trong bo mạch, từ đó chi phối mật độ định tuyến, tính toàn vẹn của tín hiệu, chất lượng phân phối điện và hiệu suất tương thích điện từ (EMC).
Ba cấu hình lớp cơ bản, mỗi cấu hình đại diện cho một tầng khả năng kỹ thuật riêng biệt:
Cả ba loại PCB đều sử dụng các tùy chọn chất nền giống nhau, tuy nhiên việc lựa chọn vật liệu trở nên quan trọng hơn khi số lượng lớp tăng lên. FR4 (epoxy gia cố bằng thủy tinh, Tg 130–170°C) là tiêu chuẩn cho phần lớn các ứng dụng thương mại và công nghiệp. Thiết kế tần số cao ở trên 1GHz ngày càng yêu cầu các tấm mỏng có tổn thất thấp như Rogers 4003C (hằng số điện môi εr = 3,55, tang tổn hao 0,0027) hoặc Isola IS680 để duy trì tính toàn vẹn tín hiệu trên nhiều lớp—một vấn đề cần cân nhắc không nảy sinh trong hầu hết các ứng dụng một mặt.
PCB một mặt có một lớp lá đồng được liên kết với một mặt của chất nền cách điện. Các thành phần thường được gắn trên mặt đồng (đối với các thành phần xuyên lỗ, dây dẫn đi qua bo mạch và được hàn trên mặt đồng) hoặc trên mặt đế trần với các thành phần SMD được hàn vào các miếng đồng ở mặt đối diện.
Các tấm ván một mặt được sản xuất bằng quy trình trừ đơn giản: lớp nền mạ đồng được phủ chất cản quang, lộ ra qua một màng mẫu mạch, được tráng và khắc để loại bỏ phần đồng không mong muốn. Việc không có lớp mạ xuyên lỗ, cán lớp bên trong và nhiều thao tác căn chỉnh khiến PCB một mặt trở thành loại PCB đơn giản và rẻ nhất để sản xuất.
Trong sản xuất số lượng lớn (100.000 chiếc), bảng FR4 một mặt tiêu chuẩn có kích thước 100 × 80 mm có thể được sản xuất cho 0,10–0,50 USD mỗi đơn vị . Lợi thế về chi phí này rất có ý nghĩa đối với các thiết bị điện tử tiêu dùng có mục tiêu chặt chẽ về định mức nguyên vật liệu.
Hạn chế cơ bản của thiết kế một mặt là các dấu vết không thể đi qua nếu không có dây nhảy hoặc điện trở 0 ohm—không có lớp thứ hai để định tuyến qua dấu vết hiện có. Điều này hạn chế độ phức tạp của mạch đối với các thiết kế trong đó tất cả các kết nối có thể được định tuyến theo cấu hình phẳng không giao nhau. Giới hạn trên thực tế cho thiết kế một mặt thường là:
Các bo mạch một mặt vẫn được sản xuất với số lượng lớn trên nhiều ứng dụng đã được thiết lập tốt:
PCB hai mặt bổ sung thêm lớp đồng thứ hai ở mặt đối diện của đế và kết nối hai lớp thông qua các lỗ mạ (PTH)—các lỗ khoan lót đồng tạo ra kết nối điện giữa các lớp đồng trên và dưới. Sự bổ sung duy nhất này về cơ bản làm thay đổi không gian thiết kế dành cho kỹ sư.
PTH vias được khoan xuyên qua toàn bộ độ dày của bảng và sau đó được mạ điện bằng đồng đến độ dày thành là tối thiểu 25 µm theo IPC-6012 Loại 2 (thương mại tiêu chuẩn) hoặc tối thiểu 20 µm theo Loại 1. Lớp mạ tạo ra kết nối cơ và điện đáng tin cậy giữa các lớp. Thông qua đường kính mũi khoan trong phạm vi chế tạo hai mặt tiêu chuẩn từ 0,2 mm đến 6,3 mm , với kích thước lỗ hoàn thiện nhỏ hơn 0,1–0,15 mm so với đường kính mũi khoan sau khi mạ.
Việc bổ sung quy trình sản xuất PTH sẽ bổ sung thêm các bước lắng đọng đồng hóa học, mạ điện và các bước kiểm tra bổ sung cho quy trình chế tạo — làm tăng chi phí đơn vị lên khoảng 30–60% so với một mặt với kích thước và khối lượng bo mạch tương đương nhưng cung cấp khả năng định tuyến gần gấp đôi.
PCB nhiều lớp đạt được các khả năng mà về cơ bản không thể tiếp cận được đối với các thiết kế một mặt hoặc hai mặt—không chỉ thông qua khả năng định tuyến bổ sung mà còn thông qua hiệu suất điện khác biệt về chất lượng được kích hoạt bởi các mặt đất bên trong, các mặt phẳng nguồn và định tuyến cặp vi sai được kiểm soát trong môi trường được bảo vệ.
Quá trình chế tạo nhiều lớp bắt đầu với các lõi lớp bên trong hai mặt riêng lẻ, mỗi lõi được xử lý giống như một bảng hai mặt độc lập (hình ảnh, khắc, kiểm tra). Các lớp bên trong sau đó được căn chỉnh bằng cách sử dụng các chốt đăng ký chính xác và được ép cùng với các lớp liên kết prereg (epoxy sợi thủy tinh được ngâm tẩm trước) trong máy ép thủy lực được nung nóng ở 170–200°C và 250–400 psi . Sau khi cán mỏng, các lớp bên ngoài được xử lý, khoan và mạ PTH kết nối tất cả các lớp và tấm ván đã hoàn thành.
Độ chính xác đăng ký lớp này sang lớp khác trong chế tạo nhiều lớp chất lượng cao thường là ±75–100 µm , đảm bảo rằng thông qua các vị trí khoan thẳng hàng với các miếng đồng trên tất cả các lớp bên trong. Chế tạo tiên tiến với microvia được khoan bằng laser đạt được mức đăng ký trong vòng ±25 µm dành cho bảng HDI (Kết nối mật độ cao).
Việc dành riêng các lớp bên trong cho nguồn điện đồng nguyên khối và mặt đất mang lại ba lợi ích quan trọng không thể sao chép được trong các thiết kế hai lớp:
Sự sắp xếp các lớp tín hiệu, nguồn và nối đất trong một khối xếp chồng nhiều lớp sẽ xác định hiệu suất điện của bo mạch. Thiết kế xếp chồng kém làm mất đi lợi thế của các lớp bổ sung; thiết kế xếp chồng tốt sẽ tối đa hóa tính toàn vẹn tín hiệu và hiệu suất PDN trong số lớp tối thiểu.
| Số lớp | Lớp 1 | Lớp 2 | Lớp 3 | Lớp 4 | Lớp 5–N |
|---|---|---|---|---|---|
| 4 lớp | Tín hiệu (trên cùng) | Mặt đất | Mặt phẳng điện | Tín hiệu (dưới cùng) | — |
| 6 lớp | Tín hiệu (trên cùng) | Mặt đất | Tín hiệu (bên trong) | Mặt phẳng điện | Mặt đất / Signal (bottom) |
| 8 lớp | Tín hiệu (trên cùng) | Mặt đất | Tín hiệu (bên trong 1) | Mặt phẳng điện | Mặt đất / Tín hiệu / Nguồn / Tín hiệu (phía dưới) |
Các lỗ xuyên tiêu chuẩn trong bảng nhiều lớp tiêu tốn không gian đệm và chống đệm trên mọi lớp chúng đi qua, ngay cả các lớp chúng không kết nối. Trong các thiết kế mật độ cao với các thành phần BGA có cường độ cao ( Khoảng cách 0,4–0,5 mm ), vias xuyên lỗ tiêu tốn quá nhiều không gian định tuyến. Vias mù (chỉ kết nối các lớp bên ngoài với các lớp bên trong) và vias chôn (kết nối các lớp bên trong mà không chạm tới bề mặt bên ngoài) cho phép định tuyến quạt ra dưới BGA mà vias xuyên lỗ không thể đạt được. Những công nghệ này thêm 30–80% chi phí chế tạo nhưng rất cần thiết cho bộ xử lý mật độ cao và định tuyến bộ nhớ hiện đại.
| tham số | PCB một mặt | PCB hai mặt | PCB đa lớp |
|---|---|---|---|
| Lớp đồng | 1 | 2 | 4–50 |
| Mật độ định tuyến | Thấp | Trung bình | Cao đến rất cao |
| Trở kháng điều khiển | Không thực tế | Giới hạn (<200 MHz) | Hỗ trợ đầy đủ (phạm vi GHz) |
| Máy bay năng lượng/mặt đất chuyên dụng | Không | một phần | Có (các mặt phẳng bên trong đầy đủ) |
| Hiệu suất EMI | Nghèo | Trung bình | Tốt đến xuất sắc |
| Chi phí chế tạo tương đối | 1× (đường cơ sở) | 1,3–1,6× | 2×–8× (4 đến 12 lớp) |
| Hỗ trợ độ phức tạp của thiết kế | Mạch đơn giản | Trung bình complexity | Tín hiệu hỗn hợp, tốc độ cao, dày đặc |
| Thời gian thực hiện (nguyên mẫu) | 24–48 giờ | 24–72 giờ | 3–7 ngày (4L); 5–14 ngày (8L ) |
Khung quyết định lựa chọn loại PCB phải thông qua một loạt các ràng buộc thiết kế theo thứ tự ưu tiên. Tối ưu hóa chi phí chỉ có hiệu lực sau khi xác nhận đã đáp ứng các yêu cầu về chức năng—việc chọn bo mạch một mặt để tiết kiệm chi phí và sau đó phát hiện ra rằng không thể định tuyến sẽ gây lãng phí nhiều thời gian và tiền bạc hơn so với mức tiết kiệm ban đầu.
Một quan niệm sai lầm phổ biến là việc chọn số lượng lớp thấp hơn luôn làm giảm tổng chi phí dự án. Trong thực tế, thời gian kỹ thuật bổ sung dành cho việc định tuyến một thiết kế dày đặc trên quá ít lớp, cần tăng diện tích bảng để giải quyết xung đột định tuyến và chi phí kiểm tra lại EMC từ lần chạy chứng nhận không thành công thường vượt quá chênh lệch chi phí chế tạo giữa bảng 2 lớp và bảng 4 lớp. Bảng 4 lớp có giá cao hơn khoảng 2–2,5 lần so với bảng 2 lớp với số lượng nguyên mẫu —thường chênh lệch từ $30–$80 mỗi bảng—nhưng tránh một chu kỳ thử nghiệm EMC sẽ tiết kiệm được $5.000–$20.000 phí phòng thí nghiệm và thời gian kỹ thuật.
Việc hiểu kích thước tính năng tối thiểu có thể đạt được trên mỗi loại PCB giúp các nhà thiết kế tránh chỉ định kích thước vượt quá khả năng của nhà chế tạo đã chọn—một nguyên nhân phổ biến dẫn đến sự chậm trễ của nguyên mẫu và tăng chi phí ngoài dự kiến.
| Thông số thiết kế | PCB một mặt | PCB hai mặt | PCB đa lớp (std.) | HDI đa lớp |
|---|---|---|---|---|
| Tối thiểu. dấu vết chiều rộng | 0,20 mm | 0,15 mm | 0,10mm | 0,075mm |
| Tối thiểu. khoảng cách dấu vết | 0,20 mm | 0,15 mm | 0,10mm | 0,075mm |
| Tối thiểu. đường kính khoan | 0,80 mm (NPTH) | 0,20 mm | 0,20 mm | 0,10mm (laser) |
| Tối thiểu. vòng hình khuyên | không áp dụng | 0,15 mm | 0,10mm | 0,05mm |
| Tỷ lệ khung hình (khoan) | không áp dụng | Lên đến 8:1 | Lên đến 10:1 | Lên tới 1:1 (mù) |
Luôn xác minh các quy tắc thiết kế cụ thể với nhà chế tạo bạn đã chọn trước khi hoàn thiện bố cục. Khả năng của nhà chế tạo khác nhau và việc thiết kế theo các giá trị tối thiểu tuyệt đối ở trên mà không có xác nhận sẽ làm tăng nguy cơ xảy ra các vấn đề về năng suất và các khoản phạt chi phí liên quan. Một cách tiếp cận thực tế là nhắm mục tiêu 130–150% giá trị tối thiểu đã nêu của nhà chế tạo đối với các dấu vết và không gian không quan trọng, chỉ dành các tính năng có quy tắc tối thiểu cho những khu vực thực sự cần thiết.